Architettura dei Calcolatori

 

Informazioni da fornire per ogni singolo insegnamento

Denominazione dell’insegnamento:    Architettura dei calcolatori               A18-001                         

Corso di Laurea o di Laurea Magistrale :   Ingegneria Informatica                 

SSD:  ING-INF/05                                                                   Numero C.F.U.:  9              

Titolari:   Salvatore Venticinque                             

 

 

Obiettivi del corso

 

 Acquisizione di conoscenze avanzate riguardo la progettazione dei moderni calcolatori elettronici.

Comprensione delle tecniche fondamentali per la progettazione di memorie, processori e sistemi di I/O per calcolatori general purpose e microcontrollori. Conoscenza delle tecnologie per la realizzazione di componenti hardware. Comprensione di specifiche soluzioni architetturali e della loro organizzazione hardware basate su processori ARM, X86, ATML., PIC.

Conoscenza del linguaggio VHDL e capacità di utilizzo del linguaggio e di strumenti per la progettazione e simulazione di componenti digitali fondamentali.

 

 

 

Programma del corso

 Linguaggio VHDL:  Modello di programmazione. Modello di simulazione. Elementi di sintassi. Approccio data flow.  Approccio composizionale.  Approccio procedurale. Esercitazioni in Laboratorio. Utilizzo del compilatore ghdl e del visualizzatore gtkwave.

I BUS: Architettura sincrona e  asincrone. Arbitraggio centralizzato e distribuito. Il PCI. Il bus AMBA. Il bus USB

Macchine aritmetiche: Addizionatori. Ottimizzazione con circuito di lookhaed. Sottrattori. Addizionatore modulo diminuito. Moltiplicatore. Realizzazione parallela e iterativa. Moltiplicatore veloce. Divisore con restoring. Soluzione senza restoring. Implementazioni VHDL.

Le Memorie: Gerarchie di memorie. La memoria cache. Principi di località. Tecniche di mapping. Algoritmi di sostituzione dei blocchi. Tecniche per la gestione della coerenza con la Ram. Esempio Pentium IV e PowerPC G4. Analisi prestazionale e criteri di dimensionamento. Simulazione con Dinero IV. Memorie dinamiche: la RAM.  Rilevazione e correzione degli errori. Modello a blocchi e approccio composizionale.

IO: Soluzione Memory Mapped e Isolated Io. Polling e Interruzioni.  Deasy chain.  Il PIC. Il PIC nell'architettura Intel. I drivers. Sviluppo di una ISR in un emulatore DOS e sua associazione a una interruzione  utilizzando il PIC. Sviluppo di drivers periferiche a caratteri in LINUX. Sviluppo di una ISR in LINUX. Il DMA.

Il Processore: Architetture CISC e RISC. Logica camblata e microprogrammata. Architettura e Organizzazione del MIPS a singolo ciclo e multiciclo. La Pipeline. Tecniche di gestione degli hazards. Interruzioni precise. Confronto con altre architetture. Architetture Intel. Architetture superscalari. Vettore delle collisioni. Esecuzione fuori ordine. Cenni sul parallelismo nei moderni processori (multithreading, multicore, gpu).

Sistemi paralleli: Architetture UMA/NUMA. Tassonomia di Flynn : SIMD,MIMD,SISD. Gestione della coerenza della cache in architetture parallele. Protocolli Snoopy. Protocollo MESI.

Sistemi embedded: Architettura ARM. Microcontrollori. Architettura Microchip. Soluzione Arduino basata su ATMega. Modelli di programmazione. Interfacciamento a USART. Interfacciamento SPI. Esempi di utilizzo.

Curricula scientifici dei docenti

Sono resi disponibili a cura del docente: Salvatore Venticinque

 

Competenze attese in ingresso e/o Propedeuticità

 Reti logiche

Risultati d’apprendimento attesi

Conoscenza delle tecniche di progetto di processori e memorie. Conoscenza delle principali architetture di processori RISC, CISC e di microcontrollori. Conoscenza delle principali tecniche per la gestione dell’I/O. Conoscenza delle principali tecniche per la gestione della memoria. Conoscenza delle principali soluzione tecnologiche e dell’evoluzione delle tecnologie di calcolo per aumentare le prestazioni degli elaboratori. Conoscenza del linguaggio VHDL.  Capacità di progetto di semplici componenti hardware in VHDL. Capacità di utilizzo di un compilatore e simulatore VHDL.

Anno del corso di studio in cui è inserito

 

Testi di riferimento

 

Materiale didattico aggiuntivo

Sono resi disponibili a cura del docente: Salvatore Venticinque

 

Modalità di erogazione

Tradizionale.

Sede

Via Michelangelo - Via Roma 29 Aversa.

Organizzazione della didattica

 Didattica frontale in aula e esercitazioni al calcolatore in laboratorio

Modalità di frequenza

Obbligatoria

Metodi di valutazione

 Prova al calcolatore e colloquio

Dati statistici delle votazioni conseguite dagli studenti

Sono resi disponibili a cura del docente: Salvatore Venticinque

 

Calendario delle attività didattiche

Dal 14 settembre al 21 dicembre 2013, sito _____________________

Eventuali attività di supporto alla didattica

 

Orari di ricevimento studenti

Sono resi disponibili a cura del docente: Salvatore Venticinque

 

Calendario delle prove di esame

Disponibile sul sito esami.ceda.unina2.it e sul sito del docente: Salvatore Venticinque